Lost your password?
Not a member? Register here

【设计】怎样的PCB设计才是节约成本的好设计?

六月 26, 2020 | I-Connect007
【设计】怎样的PCB设计才是节约成本的好设计?

DesignCon研讨会期间,我采访了Mentor, a Siemens Business公司负责高速设计的产品营销经理Todd Westerhoff,探讨了常见的设计问题和何种才是节约成本的PCB设计。他解释了简单的问题如何导致严重后果,造成交付延迟,以及一阶分析如何使不愿意做模拟的设计师开始愿意做仿真。

 

Andy Shaughnessy:给读者讲讲“小问题”如何让大家陷入困境。你说,我们(作为设计师)很好地应对了重大挑战,但项目总是被拖延。

Todd Westerhoff:大约一年前Lifecycle Insights公司进行了一项研究,我发现这项研究很有说服力。他们问公司:“您在设计过程中采用了多少仿真? 您在时间、预算或发布日期方面是否达到了预期目标?”最有趣的两个发现与进度和预算有关,只有四分之一的项目能够按时、按预算交付(也就是按照计划交付)。

Shaughnessy:即使四分之一都可能是乐观估计。

Westerhoff:对,在进行更深入的研究后,发现按时交付的项目只有30%,而且是通过增加额外人员才能按时完成计划,28%的项目延迟交付,17%的项目被完全取消(可能是因为资源抽调至了其他项目)。最重要的是,设计项目的成功率为25%,这是一个问题。

为什么会这样? 考虑一下设计师要努力协调的所有不同要求:SI、PI、EMC、机械间隙、振动、可靠性等等。当今时代,所有这些要求都已发展为专业人员或专家级的领域。设计师周围有一个专家网络,他们需要专家的时间和投入来推动他们的设计。问题在于,每个专家都将目光投向设计的各自部分,但是如何将所有这些输入转变为指导设计权衡的整体视图?如何做出这些决策?设计师是否充分理解每个专家的输入,并能在电路板设计中做出正确的权衡?从成功率来看,答案也许是否定的。

另一件有趣的事情是,当我们询问客户他们所面临的挑战时,他们说:“我们并不需要在诸如112 Gb / s串行链接或DDR5接口这样的难题方面得到帮助。这些都是大的挑战,但我们可以集中精力解决它们。但有一些我们不关注的简单事情,经常会给我们带来麻烦。”

大多数SI/PI专家都会使用自己开发的独特流程以及使用各种不同的工具,他们的流程是一系列复杂的步骤,通常只有他们才能运行,因为流程是为他们自己使用而设计的。专家们重点解决的是这些棘手问题,而不是为其他人遵照执行建立流程。再加上我们的公司似乎没有足够的SI专家,最终会遇到设计分析的瓶颈。

我们都以相同的方式管理稀缺的SI资源,根据风险和优先级来确定接口,只有最棘手的问题才会得到专家的关注。 因此,专家关注的设计越来越少,其他设计和制造都遵循制造商指南或行业最佳实践(经验法则)。这些接口如何得到验证?你明白的:老式人工设计评审。

 

Shaughnessy:大多数设计评审会议都很枯燥乏味,您对这方面是如何看的?

Westerhoff:是的。让我们面对现实:人工设计评审会议是漫长枯燥而乏味的。大约20年前,我们询问了Sun Microsystems公司的EMI专家,他们如何审查电路板的EMC,他们说:“我们逐层查看布局。” 当时我很惊讶,想知道他们如何避免劳累。事实是,20年后,这仍然是审核大多数设计的方法,而且不仅局限于EMC。

如果10%的设计引起专家的关注,那么90%的设计可能被忽略。设计师和他们的同事正在审查设计,并希望做到最好。鉴于现代设计的复杂性以及该过程的重复性,遗漏一些内容也就不足为奇了。

我们有一个名为HyperLynx DRC的产品,该产品对相关领域的设计规则(SI、PI、EMC、模拟、安全)进行编码,可自动检查设计以识别可能的问题。请注意,我说的是可能的问题,而不仅仅是出现的问题,这是重点。你可以将其视为“设计规则扫描程序”, 可以快速地确定设计师需要审查的区域,从而判断设计是否可行,或者需要详细的分析调查。重要的是检查速度快和跨领域,且设计人员可以直接完成分析。

 

Shaughnessy:对,设计师不想要一个需要博士学位才能操作的工具。

 

Westerhoff:的确如此,但在简单性和实用性之间需要平衡。所有人都希望一切都简单,这样不经过培训,就可以使用,从中获取有用的信息。特别是对于DRC检查,你描述的越详细,输出就越有用。当我使用DRC检查设计的去耦电容放置时,需要知道标准是什么,需要知道IC上的哪个引脚是电源引脚,如何识别去耦电容以及从IC到去耦电容的最大允许距离是多少。这并不难,但我仍然需要进行一定的设置才能获得有用的输出,这是一个复杂的过程。有一类人会毫不犹豫地去做,而另一类人甚至不会付出那么大的努力,而后者往往会说:“如果需要额外的工作,我没有时间,我不会去做。”

 

Shaughnessy:我们遇到一些设计师,他们把DRC和DFM混为一谈。他们运行DRC,认为那就是DFM。

Westerhoff:这是可以理解的,因为两者本质上都是基于规则的自动检查。DRC倾向于关注设计功能;如果您不进行更改,设计就不会正常发挥功能。DFM往往更多地涉及批量生产的能力,肯定存在重叠部分。

我认为,在DRC检查出潜在问题之后,另一个令人困惑的问题出现了。怎么解决呢?DRC并不能总是发现严重错误。有时,它会标记出需要进一步考虑的事情;他们可能是一个问题,也可能不是。 这些问题需要设计人员进行审查,它们往往分为三类:明显的问题——不需要更详细分析,需要解决的问题;明显的不是问题的问题,不需要更详细的分析,可以标记的问题;不清楚的问题,需要模型和仿真来确定需要做什么。

好消息是第一类和第二类问题比较好解决,不会给那些稀缺的SI资源带来任何负担,并且它们也提高了设计的质量。第三类问题最有趣,大多数情况下,唯一的选择是将问题传给专家进行分析并等待结果。当然,如果专家们太忙了,你要做出最好的预测,并希望得到最好的结果。

但是,如果您不需要专家级的仿真来解决问题怎么办? 我们一直在与客户合作,以简化的方式将仿真直接交到设计人员的手中。我们让设计人员每天在布线电路板时都能看到仿真结果,目标是能够在布局过程中发现问题并进行纠正。我们要避免直到布局完成后才发现问题,因为此时更改设计是最困难和最耗时的。

没有足够的专家来解决问题,怎么办?诀窍在于,我们不需要达到专家的精度,不需要专家通常做的签核质量仿真。我们可以做一些简单得多的事情,因为我们正在寻找明显不正常的问题(过多的铃声,过多的串扰,总线延迟不匹配)。我们称此为一阶分析。我们使用3D EM解算器精确地模拟互连,但是我们没有像签核分析那样进行相同级别的模型建立和后处理,因为我们只是在寻找异常值。

 

Shaughnessy:设计师过去通常不想做模拟。现在他们为什么开始愿意这样做?

 

Westerhoff:传统的方法是寻求更多的专家和更复杂的工具,但我们已经到了一个转折点。在设计界中,SI / PI专家的比例持续下降,设计复杂度不断 。许多设计师避免选择SI工具,因为学习曲线太陡了,而且越来越陡。我们认为需要一个专家来做任何事情,但是他们太忙了,现在怎么办?这里有一个有趣的问题:有多少房主还能修补墙壁或更换电灯开关?

 

Shaughnessy:我可以,而且必须做,因为我是房东。

 

Westerhoff:室外水龙头怎么样?去年冬天,我忘了给外面的一个水龙头放水,当温度降至2°F时,水龙头内部的水膨胀,水龙头破裂。由于是结冰没有立即泄漏,但是随着天气回暖,它在我房子的后部形成了一个漂亮的结冰瀑布。重点是:水龙头本身价值10美元,但修理水管工却花了250美元,因为我自己没有工具或技能来完成这种维修。

我认为SI与这种情况类似。设计师们等待专家的意见和审核,甚至在一阶分析结果允许他们进行的情况下,他们都需要等待。事实是,专家不想再被简单的问题打扰,而设计师又想等待专家的意见,那么为什么不打破这种僵局呢?

我们发现,将DRC检查和一阶仿真结合起来可以非常有效。我们使用DRC检查扫描设计并定位关注的区域,然后使用一阶仿真来查看该部分设计的表现。结果并不是有关I/O行为的细节,而是有关互连行为的细节,因为这正是系统设计人员在设计的系统。确切的细节往往因情况而异,但是重点始终是确定设计的可疑区域,使用适当级别的EM建模来捕获特定类型的效果,然后利用仿真尽可能简单地激发并观察该区域。我们已经能够通过这种方式为客户创建完全自动化的流程。PCB设计师在一天结束时检查一块电路板,第二天早晨就会有一组仿真结果出来。

 

Shaughnessy:另一方面,你的客户是否对节约成本设计功能有需求?我们问客户是否知道他们设计的总成本,他们通常不知道。

 

Westerhoff:我认为大多数设计师都无法很好、可靠地获取成本信息。在大多数公司,这些信息都由其他部门负责,而且成本会随着时间而变化,所以在我设计电路板时,建造成本可能不是批量生产成本。如果你在谈论总成本,包括工程成本和其他管理费用,那么我认为设计人员不可能统计出来,这些数据分散遍及整个公司,当它们全部汇集在一起时,可能仅有高级管理层能共享。

设计用于大批量生产的产品意味着什么?设计我的健身跟踪器的人很可能对生产成本有一个很好的了解,因为他们预计产量将达到数百万,每一分钱都很重要。设计我的笔记本电脑的人可能对体积和成本敏感性有不同的想法。在我的那个“超大型计算机”网络时代,第一版设计首要关注的是功能、性能和如何进入市场;而降低成本是之后的事情,因为产量会较低,产品寿命更长。

让我们从SI专家的角度来看一个流行的消费产品案例,批量大,设计成本至关重要。高速设计的经验法则之一是通过布线信号到接地层来提供完整的返回路径。然而,增加接地层(如果涉及到这一点)就会增加相应的成本,项目的目标成本可能无法支持这样做。所以需要改变规则,可以参考同层的电源层、接地形状的走线,或者其他。这样就会大大提高建模和仿真的门槛。为了确保设计能够正常运行,您需要明确地为信号返回路径建模,我们称之为功耗感知仿真。这样就可以将成本优化提高到一个全新的水平,但是我还没有看到很多人去这样做。 我希望能听到更多有关这类仿真的信息,因为我认为它很有吸引力。

 

Shaughnessy:对于希望减少批量设计电路板成本的管理人员来说,这似乎是一个好的选择。

 

Westerhoff:同意你的观点,我们拭目以待。

 

Shaughnessy:谢谢Todd,感谢您与我分享这些信息。

 

Westerhoff:不客气,Andy。

欢迎关注我们的微信公众号“PCB007中文线上杂志”,点击即可获取完整杂志内容。

标签:
#产品设计  #节约成本 


需要寻找PCB供应商?

The PCB List祝您快速简便地找到符合您电子制造要求的印制电路板供应商。拥有超过2000家认证厂商的资料!

  About

IConnect007.com是专注于印制电路板(PCB)、电子制造服务(EMS)和印刷电路板设计行业的实时在线杂志。服务于全球以及中国市场多年,发布了超过100000篇新闻、专业文章,提供行业展会实时在线报道,是电子制造领域的行业资讯领导者